fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 用MAXPLUSII或QUARTUS多次编译同一设计生成的带延时的网表文件中的延时是否一样?
CPLD
发表于 2010-5-3 07:19:50
用MAXPLUSII或QUARTUS多次编译同一设计生成的带延时的网表文件中的延时是否一样?
本帖最后由 fpgaw 于 2010-11-12 04:59 编辑
用MAXPLUSII或QUARTUS多次编译同一设计生成的带延时的网表文件中的延时是否一样?
答:用MP2或QII多次编译同一设计成的带延时的网表文件中的延时是一样,但要保证该网表文件没有修改过.
页:
[1]
查看完整版本:
用MAXPLUSII或QUARTUS多次编译同一设计生成的带延时的网表文件中的延时是否一样?