fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 保持时间可以为负的吗
ccs
发表于 2011-7-4 21:02:02
保持时间可以为负的吗
保持时间可以为负的吗
ccs
发表于 2011-7-4 21:02:21
不可以啊 就是说你的时须不满足要求
换句话说,对于你目前的设计来说,你的主时钟太快了
哦十全_至芯学员
发表于 2011-7-7 20:03:58
楼上的正解,受教了
页:
[1]
查看完整版本:
保持时间可以为负的吗