FPGA的片内资源之数字时钟管理模块（DCM）和嵌入式块RAM（BRAM）
3.数字时钟管理模块（DCM）业内大多数FPGA均提供数字时钟管理（Xilinx全部FPGA都有这种特性）。Xilinx推出最先进的数字时钟管理和相位环路锁定。DCM可以完成对时钟的分频倍频功能，并能维持各时钟之间的相位关系，即零时钟偏差。
4.嵌入式块RAM（BRAM）
BRAM有很高的灵活性，可以被配置位单端口RAM、双端口RAM、内容地址存储器（CAM）以及FIFO等常用存储结构。在实际应用中，芯片内部BRAM数量是芯片选型的一个重要因素，单片块RAM的容量是18kbits，即位宽为18比特、深度为1024。也可以根据需要更改其位宽与深度（位宽不得大于36bits）。亦可以将多块BRAM级联起来形成更大的RAM。
页:
[1]
