qianxohua 发表于 2011-7-5 17:15:44

fpga运行过程中，所有端口出现短暂高阻态，啥米情况？

出现短暂高阻态的时间从10us到几ms不等。
确定内部计数器都在运行，端口高阻态过后没有清零，继续在累加。
于晶振无关的异步逻辑输出引脚也变成高阻。
确定不是内部逻辑造成的。

求解！不甚感激。
页: [1]
查看完整版本: fpga运行过程中，所有端口出现短暂高阻态，啥米情况？