基于FPGA设计实现的十路逻辑分析仪
~~~~~~~~~~~~~~~~~~~~~
语句的整理,可综合语句,,,,,;
16位乘法器/Verilog代码设计实现
http://www.fpgaw.com/thread-129295-1-1.html
梁祝乐曲-Verilog代码设计实现
http://www.fpgaw.com/thread-129296-1-1.html
项目一:基于FPGA设计实现的十路逻辑分析仪
http://www.fpgaw.com/thread-129530-1-1.html
项目二:基于FPGA的数据采集卡设计
http://www.fpgaw.com/thread-129531-1-1.html
项目三:基于FPGA的串口通信设计
http://www.fpgaw.com/thread-129532-1-1.html:(:(:(
16位乘法器/Verilog代码设计实现
http://www.fpgaw.com/thread-129295-1-1.html
梁祝乐曲-Verilog代码设计实现
http://www.fpgaw.com/thread-129296-1-1.html
项目一:基于FPGA设计实现的十路逻辑分析仪
http://www.fpgaw.com/thread-129530-1-1.html
项目二:基于FPGA的数据采集卡设计
http://www.fpgaw.com/thread-129531-1-1.html
项目三:基于FPGA的串口通信设计
http://www.fpgaw.com/thread-129532-1-1.html:D:D:D
基于FPGA设计实现的十路逻辑分析仪
~~~~~~~~~~~~~~~~~~~~~~~
实验资料 不错 值得一看资料不错的
就业班课程试听 10号开课 欢迎前来 试听学习课程
16位乘法器/Verilog代码设计实现
http://www.fpgaw.com/thread-129295-1-1.html
梁祝乐曲-Verilog代码设计实现
http://www.fpgaw.com/thread-129296-1-1.html
