基于FPGA设计实现的十路逻辑分析仪
16位乘法器/Verilog代码设计实现
http://www.fpgaw.com/thread-129295-1-1.html
梁祝乐曲-Verilog代码设计实现
http://www.fpgaw.com/thread-129296-1-1.html
了解了FPGA的结构和设计流程才有可能知道怎么去优化设计，提高速度，减少资源，不要急躁，不要去在为选择什么语言和选择哪个公司的芯片上下功夫。语言只是一个表达的方式，重要的是你的思维，没有一个好的指导思想，语言用得再好，不过是个懂语言的人。
建议以北京航天航空大学出版社出版的由夏宇闻教授编写的《Verilog 数字系统设计教程(第二版)》作为蓝本，本书比较全面地、详细地介绍了Verilog 的基本语法。如果是其他初学者，可以直接借助《Verilog 数字系统设计教程(第二版)》和本书即能全面掌握Verilog 的语法，这是学习FPGA 的第一步，也是必不可少的一步。
基于FPGA设计实现的十路逻辑分析仪
下载了，研究下:):):)
基于FPGA设计实现的十路逻辑分析仪
并在它的基础上作了改进，源于它而又高于它。
大三、大四的学生还可以进一步强化学习Verilog ，建议以北京航天航空大学出版社出版的由夏宇闻教授编写的《Verilog 数字系统设计教程(第二版)》作为蓝本，本书比较全面地、详细地介绍了Verilog 的基本语法。如果是其他初学者，可以直接借助《Verilog 数字系统设计教程(第二版)》和本书即能全面掌握Verilog 的语法，这是学习FPGA 的第一步，也是必不可少的一步。
SOPC技术及Altera可用于SOPC的FPGA
SOPC技术及Altera可用于SOPC的FPGA
