Python0291 发表于 2019-11-4 15:23:51

VGA实验资料

晓灰灰 发表于 2019-11-4 18:17:17

VGA实验资料

fpga_feixiang 发表于 2019-11-6 14:23:18

~~~~~~~~~~~~~~~~~~

Python0291 发表于 2019-11-6 14:35:27

Verilog 定义的reg型，不一定综合成寄存器。在Verilog代码中最常用的两种数据类型是wire和reg型，一般来说，wire型指定的数据和网线通过组合逻辑实现，而reg型指定的数据不一定就是用寄存器实现。

Python0291 发表于 2023-12-20 10:23:58

学习FPGA技术
23年12月30号开设 FPGA就业班课程 线上线下同步授课
可试听

雷1314521景 发表于 2023-12-21 09:22:05

VGA实验资料
http://www.fpgaw.com/forum.php?mod=viewthread&tid=129726&fromuid=59831
(出处: 集成电路技术分享)
页: [1]
查看完整版本: VGA实验资料