ccs 发表于 2019-12-12 19:53:25

请问一下大家 verilog不同的子模块中定义了相同名字的寄存器相互会有影响吗

请问一下大家 verilog不同的子模块中定义了相同名字的寄存器相互会有影响吗
页: [1]
查看完整版本: 请问一下大家 verilog不同的子模块中定义了相同名字的寄存器相互会有影响吗