论坛 › FPGA技术交流 › VHDL2选1选择器

fpga_feixiang 发表于 2020-4-7 00:05:23

VHDL2选1选择器

library ieee;
use ieee.std_logic_1164.all;   /*IEEE库使用说明*/

ENTITY mux21 IS                                /*器件mux21的外部接口信号书名，port相当于器件的引脚*/
port (a,b: in std_logic;
                  s: in std_logic;
                  y: out std_logic);
end entity mux21;

architecture one of mux21 is        /*器件mux21的内部工作逻辑描述，即为实体描述的器件功能机构*/
begin
        y<=a when s='0' else
                bwhen s='1';

endarchitecture one;
————————————————

大鹏 发表于 2020-4-7 14:46:57

VHDL2选1选择器

zxopenhl 发表于 2022-3-25 08:48:43

VHDL2选1选择器

大鹏 发表于 2022-4-6 13:49:47

VHDL2选1选择器

dameihuaxia 发表于 2022-4-8 14:36:20

verilog数字电压表
http://www.fpgaw.com/forum.php?mod=viewthread&tid=2848&fromuid=58166
(出处: fpga论坛|fpga设计论坛)

大鹏 发表于 2022-4-10 12:34:25

VHDL2选1选择器

查看完整版本: VHDL2选1选择器