FPGA和CPLD的组成
PGA基本有可编程I/O单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等6部分组成。CPLD的结构相对比较简单，主要由可编程I/O单元、基本逻辑单元、布线池和其他辅助功能模块组成。
7.Block RAM
3种块RAM结构，M512 RAM（512bit）、M4K RAM（4Kbit）、M-RAM(64Kbit)
M512 RAM：适合做一些小的Buffer、FIFO、DPRAM、SPRAM、ROM等
M4K RAM： 适用于一般的需求
M-RAM： 适合做大块数据的缓冲区
Xlinx 和 LatTIce FPGA的LUT可以灵活配置成小的RAM、ROM、FIFO等存储结构，这种技术被称为分布式RAM
补充：但是在一般的设计中，不提倡用FPGA/CPLD的片内资源配置成大量的存储器，这是处于成本的考虑。所以尽量采用外接存储器
8.善用芯片内部的PLL或DLL资源完成时钟的分频、倍频率、移相等操作不仅简化了设计，并且能有效地提高系统的精度和工作稳定性。
9.异步电路和同步时序电路的区别
异步电路：
异步电路：
1.电路核心逻辑有用组合电路实现
2.异步时序电路的最大缺点是容易产生毛刺
3.不利于器件移植
4.不利于静态时序分析（STA）、验证设计时序性能。
同步时序电路：
1.电路核心逻辑是用各种触发器实现
2.电路主要信号、输出信号等都是在某个时钟沿驱动触发器产生的同步时序电路可以很好的避免毛刺
3.利于器件移植 FPGA和CPLD的组成 FPGA和CPLD的组成
页:
[1]
