ccs 发表于 2020-5-26 16:36:33

如果FPGA外接了两个时钟源，clk1和clk2，它们频率一样，假如都是50M

如果FPGA外接了两个时钟源，clk1和clk2，它们频率一样，假如都是50M。请问clk1时钟域里的寄存器能不能直接采样clk2时钟域里的寄存器输出？如果不能，跨时钟域的数据采样或传输该怎么办？

zxopenhl 发表于 2020-11-7 15:16:05

同问：如果FPGA外接了两个时钟源，clk1和clk2，它们频率一样，假如都是50M。请问clk1时钟域里的寄存器能不能直接采样clk2时钟域里的寄存器输出？如果不能，跨时钟域的数据采样或传输该怎么办？
页: [1]
查看完整版本: 如果FPGA外接了两个时钟源，clk1和clk2，它们频率一样，假如都是50M