各位在verilog中,我想给一个数赋值为-1,怎么赋值啊。
各位在verilog中,我想给一个数赋值为-1,怎么赋值啊。 -1没法直接做,只能自己把最高位定为符号位 比如说是5d-1,我编译没过,我就把5d去掉了,编译能过了, 在C中是按补码处理,这里要自己来做补吗 不行~没有相关的硬件电路对应,只能自己定义 可以将他记作1,到时相加的时候变成减就好了 如果是做运算,还是从补吗入手,简单一些,毕竟计算机本身的硬件运算也是从补码来的 恩,版主说的很对,很详细,顶了!!!!!!!!! 知道为什么一开始学计算机基础的时候,就要讲原码、反码、补码了吧? 恩,知道了,呵呵!!!!!!!
页:
[1]