fpga_feixiang 发表于 2020-7-14 14:23:53

41, 选择器(mux)的代码

module mux41(
IN0       ,   // input 1
IN1       ,   // input 2
IN2       ,   // input 3
IN3       ,   // input 4
SEL       ,   // select
OUT       );// out data
parameter WL = 16;      // 输入输出数据信号位宽
input IN0,IN1,IN2,IN3;// 选择器的四个输入数据信号
input SEL;            // 通道选通的控制信号
output OUT;   // 选择器的输入数据信号

reg    OUT;
// 生成组合逻辑的代码
always @ (IN0 or IN1 or IN2 or IN3 or SEL) begin
if(SEL ==2'b00) // SEL为00 选择输0
    OUT = IN0;
else if(SEL ==2'b01)    // SEL为01 选择输入1
    OUT = IN1;
else if(SEL ==2'b10)    // SEL为10 选择输入2
    OUT = IN2;
else   // SEL为11 选择输入3
    OUT = IN3;
end
endmodule
// endmodule top
————————————————

zhangyukun 发表于 2020-7-14 18:51:27

41, 选择器(mux)的代码

大鹏 发表于 2020-7-14 20:30:56

41, 选择器(mux)的代码
页: [1]
查看完整版本: 41, 选择器(mux)的代码