EDA验证——FPGA是关键
EDA （Electronics Design Automation）是电子产业最上游、最高端的产业，驱动芯片设计、制造、终端应用。从另一个角度看，下游的任何创新，都离不不开EDA 软件的创新支持。而EDA的核心在于设计过程中的验证，而FPGA又是EDA验证中的硬件核心。无处不在的验证根据应用场景的不同，EDA工具的使用主要分为设计、验证、制造等几大类。以物理实现为分界，芯片设计可以划分为前端（逻辑设计）与后端（物理设计），而设计本身带来的风险需要验证，因此产生大量的验证流程和工作，更涉及多方共同协作。换而言之，验证是芯片开发流程上最不能忽视的一环。
芯片验证流程一般包括需求定义、功能实现、功能验证、逻辑综合以及物理实现。这些验证过程贯穿芯片设计的始终，验证环节能够为芯片设计带来诸多好处，例如缩短芯片设计时间，降低芯片设计成本等等。具体来看：芯片设计的复杂度，随着设计与工艺技术的不断发展，集成电路设计的规模越来越大，复杂度越来越高。
芯片成本：最新数据显示，先进工艺的芯片设计环节成本及其高昂，从千万美金级到亿美金不等，由于设计缺陷或者工艺缺陷很容易造成芯片变成所谓的“废片”，而如果要重新投片不仅需要高昂的资金成本，更会将芯片上市时间延后至少半年，这些风险对于商业公司来说都是不可接受的。因此，在芯片流片之前通过验证活动发现所有的设计缺陷和错误显得愈发重要。安全性：随着芯片使用场景延伸至AI、云计算、智能汽车、5G等领域，由于其场景无一不是依托于芯片运行，芯片的安全性、可靠性前所未有的重要。
软硬件协同验证：在早期软件和硬件并不相融的阶段，软件与硬件的开发及其验证均为独立进行，遵循先有芯片设计制造再到上层软件开发的工作流程。如今随着AI、智能汽车等领域快速发展，带来专用芯片和适应行业需求的全新架构需求，芯片本身即是一个软硬件结合的复杂系统，开发者从需求定义的阶段即明确需要软硬件协同开发，才能得到期望的功能和性能。
低功耗设计：低功耗一直是便携式电子电气设备的关键要求。近年来，这一要求已扩大到许多种类的终端产品，无论是自动驾驶的大规模芯片设计或是精巧的物联网芯片设计，低功耗都是开发者关注的重要指标之一。
验证工具发展史
1. 硬件仿真
1980年代，所有早期的硬件仿真器都是由大量商用FPGA构建而成的，这些FPGA通常成千上万，并大量安装在大型板上被装在大机柜中，并通过复杂的FPGA背板互连，通过大量电缆插入目标系统来实现对仿真器的输入/输出，这种部署方案被称为ICE（In-circuit-emulation），这一方式繁琐不可靠，且相当耗时，业界因此发明了仿真时间（TTE）一词，以表达并衡量将设计输入到编译器与仿真器后所花费的部署时间；导致其无法被推广的原因还有高拥有成本，以及由于设备可靠性不佳，需要一批经验丰富的应用工程师来支持其部署。
发展到当下，通过基于定制ASIC的新体系结构，硬件仿真器得到了显着改善，支持软件改进，支持Verilog和VDHL语言，并设计了新的部署模式，客户群扩展到了处理器和图形的市场之外，在多机箱配置下总容量能扩展到10亿门。
2. 虚拟原型
早期开发者想验证其设计，只有等待极其漫长的模拟结果，或是等待流片成果，而一旦结果不如预期，不管是再次模拟或是二次流片，都将产生极高的成本。因此，当Xilinx和Altera推出可重新编程门阵列（FPGA）时，开发者通过用FPGA板拼凑出有效的流程来对设计进行验证，这一比流片便宜、比仿真要快的方式成为开发者选择的第三种方式。
但自行组装意味着需要对设计进行分区，而FPGA上有更多的信号在各个分区之间传输，需要对引脚进行多路复用，门的数量呈平方增长，而引脚的数量呈线性增长，这意味着每个引脚有数千个门，这一方法要求工程师具备大量设计及FPGA的知识，以及对FPGA工具流程的熟悉。
我国的FPGA技术处于发展阶段，且有些上市公司已经具备一定的技术突破。 EDA验证——FPGA是关键 EDA验证——FPGA是关键 EDA验证——FPGA是关键
页:
[1]
