fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› RISC CPU结构
fpga_feixiang
发表于 2020-8-31 23:57:56
RISC CPU结构
RISC_CPU是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:
时钟发生器
指令寄存器
累加器
RISC CPU算术逻辑运算单元
数据控制器
状态控制器
程序计数器
地址多路器
其中时钟发生器利用外来时钟信号进行分频生成一系列时钟信号,送往其他部件用作时钟信号。各部件之间的相互操作关系则由状态控制器来控制。下面逐一介绍各部件的具体结构和逻辑关系。
zxopenhl
发表于 2020-9-1 22:18:29
RISC CPU结构
页:
[1]
查看完整版本:
RISC CPU结构