zhangyukun 发表于 2020-11-16 09:58:18

SDRAM控制器软核的Verilog设计

SDRAM控制器软核的Verilog设计

雷磊 发表于 2023-5-31 17:21:01

利用FPGA实现GPS失步下精确守时
http://www.fpgaw.com/forum.php?mod=viewthread&tid=133994&fromuid=54563
(出处: 集成电路技术分享)
页: [1]
查看完整版本: SDRAM控制器软核的Verilog设计