Verilog 的基础语法资料
让锁存器不再让人头痛http://www.fpgaw.com/forum.php?mod=viewthread&tid=133824&fromuid=54563
(出处: fpga论坛|fpga设计论坛)
Verilog 的基础语法资料 如何建立FPGA工程,如何打开FPGA的设计工程? [ 基于FPGA的开方运算实现
http://www.fpgaw.com/forum.php?mod=viewthread&tid=143876&fromuid=58166
(出处: 集成电路技术分享)
页:
[1]