18*18 硬件乘法器
所谓 18*18 乘法器，就是乘数和被乘数输入宽度最大为 18 位的乘法器，由于乘法器电路实现起来较为复杂，如果使用通用逻辑电路来搭建，虽然也能实现相应的功能，但是性能会受到较大的限制，无法运行在较高的时钟频率，从而拉低整个设计的时序性能。同时，使用通用逻辑搭建乘法器，也会消耗较多的芯片面积，不利于降低成本和功耗。因此，Cyclone IV E 中集成了一定数量的硬件乘法器，数量视 FPGA 具体型号，从 15 个到 266 个不等，这些硬件乘法器默认都是 18 位的输入位宽。而所谓的硬件乘法器，就是该乘法器电路使用了硬线逻辑设计，在芯片版图设计时功能和布局已经固定，即使不使用，这些乘法器电路也是存在的。每个 18 位的硬件乘法器都可以拆分成 2 个 9 位的硬件乘法器使用，或者也可以使用多个硬件乘法器级联实现更高位宽的乘法运算。当我们需要使用 FPGA 进行高速的乘法运算的时候，使用嵌入的硬件乘法器无疑是比较经济且高效的选择。 6666，下次写乘加器 18*18 硬件乘法器 18*18 硬件乘法器
页:
[1]
