fpga_feixiang 发表于 2020-12-14 14:10:50

PCIe总线的软件层面

PCIe在软件层上是和PCI兼容的,也就是说,使用PCI的访问方式可以去配置PCIe总线。PCIe device一般都有BusNO/DeviceNO/Function.通常DeviceNO为0.

同时,另外提供了一种memory映射来访问PCIe device的方式---PCIe enhance configuration mechanism。一共会占用256Mbyte的空间。这个后续再说。


随着PCIe总线的应用和发展,已经陆续出来了几代版本,最主要还是在速率上有提升。区别如下:

版本

数据带宽

单向单通道带宽

双向16通道带宽

原始传输率

解码

发表日期

1.0

2Gb/s

250MB/s

8GB/s

2.5GT/s

8/10

2002年7月22日

1.0a

2Gb/s

250MB/s

8GB/s

2.5GT/s

8/10

2003年4月15日

1.1

2Gb/s

250MB/s

8GB/s

2.5GT/s

8/10

2005年3月28日

2.0

4Gb/s

500MB/s

16GB/s

5.0GT/s

8/10 ]

2006年12月20日

2.1

4Gb/s

500MB/s

16GB/s

5.0GT/s

8/10

2009年3月4日

3.0

8Gb/s

1GB/s

32GB/s

8.0GT/s

128/130

2010年11月10日

4.0

16Gb/s

2GB/s

64GB/s

16.0GT/s

128/130

2014年-2015年
页: [1]
查看完整版本: PCIe总线的软件层面