论坛 › FPGA自由滩 › Verilog HDL 的等式运算符

afei6969 发表于 2020-12-26 18:29:28

Verilog HDL 的等式运算符

在Verilog HDL语言中存在四种等式运算符:
1) == (等于)
2) != (不等于)
3) === (等于)
4) !== (不等于)
下面举一个例子说明“＝＝”和“＝＝＝”的区别。
例：
if(A==1’bx) $display(“AisX”); (当A等于X时，这个语句不执行)
if(A===1’bx) $display(“AisX”); (当A等于X时，这个语句执行)

查看完整版本: Verilog HDL 的等式运算符