Verilog HDL 的并行块语句
并行块有以下四个特点：1) 块内语句是同时执行的，即程序流程控制一进入到该并行块，块内语句则开始同时并行
地执行。
2) 块内每条语句的延迟时间是相对于程序流程控制进入到块内时的仿真时间的。
3) 延迟时间是用来给赋值语句提供执行时序的。
4) 当按时间时序排序在最后的语句执行完后或一个disable语句执行时，程序流程控制跳
出该程序块。
并行块的格式如下：
fork
语句1;
语句2;
.......
语句n;
join
或
fork:块名
块内声明语句
语句1;
语句2;
......
语句n;
join
其中：
• 块名即标识该块的一个名字，相当于一个标识符。
• 块内说明语句可以是参数说明语句、reg型变量声明语句、integer型变量声明语句、real
型变量声明语句、time型变量声明语句、事件(event)说明语句。 Verilog HDL 的并行块语句
页:
[1]
