论坛 › FPGA自由滩 › Verilog HDL 的forever语句

afei6969 发表于 2021-1-14 08:43:16

Verilog HDL 的forever语句

forever语句的格式如下：
forever 语句; 或
forever begin 多条语句 end
forever循环语句常用于产生周期性的波形，用来作为仿真测试信号。它与always语句不同处在于不
能独立写在程序中，而必须写在initial块中。其具体使用方法将在"事件控制"这一小节里详细地加
以说明。

zhangyukun 发表于 2021-1-14 09:19:11

Verilog HDL 的forever语句

查看完整版本: Verilog HDL 的forever语句