论坛 › FPGA自由滩 › Verilog HDL 的while语句

afei6969 发表于 2021-1-16 17:16:13

Verilog HDL 的while语句

while语句的格式如下：
while(表达式) 语句
或用如下格式：
while(表达式) begin 多条语句 end
下面举一个while语句的例子，该例子用while循环语句对rega这个八位二进制数中值为1的位进行计
数。
begin: count1s
reg tempreg;
count=0;
tempreg = rega;
while(tempreg)
begin
if(tempreg) count = count + 1;
tempreg = tempreg>>1;
end
end

zhangyukun 发表于 2021-1-16 17:23:41

Verilog HDL 的while语句

zxopenljx 发表于 2024-7-16 17:42:40

Verilog HDL 的while语句

hellokity 发表于 2024-7-17 14:46:10

Verilog HDL 的while语句

查看完整版本: Verilog HDL 的while语句