zsl66666888 发表于 2025-9-12 15:38:23

解读Verilog代码的一点经验

Python0291 发表于 2025-9-27 15:20:18

可能是时钟原因，源代码时钟没分频

Python0291 发表于 2025-10-15 11:37:31

至芯科技FPGA就业班——直通高薪名企的精英养成计划 9月27号开课
页: 1 2 [3]
查看完整版本: 解读Verilog代码的一点经验