图像采集与显示
图像处理系统一般都包含：图像采集、图像处理和图像显示三个部分，其结构如图1所示。广义上的图像采集还包括图像传感器和 A/D 转换器。图像处理系统的一般工作流程为：（1）图像传感器将环境感知数据变成模拟信号，模拟信号经过模数转换以一定的编码格式输出数字图像数据，解码单元将模数转换器输出的数据进行解码，得到数字的图像数据；
（2）图像处理部分对数字图像数据进行特定处理，其结果可以是图像也可以是其他数据，如图像的特征数据、图像目标识别的结果等;
（3）图像显示系统将处理后的结果显示到显示器上。
基于FPGA的图像采集与VGA显示
图1 图像处理系统的一般结构
作为图像数据的来源，图像采集部分是图像处理系统必不可少的，在实际应用中我们往往需要将显示采集到的图像显示到特定的显示器上，这就需要实现两种不同视频信号之间的转换。同时，由于FPG本身具有良好的并行和流水线特性，相较DSP等处理器更适合图像采集与显示。本章正是基于以上需求和分析设计了一种基于FPGA的图像采集与VGA显示系统，可实现PAL制式视频在VGA显示器上显示。
1 视频解码芯片 TVP5150 介绍
TVP5150 是 TI 公司的一款低功耗视频解码芯片，支持 NTSC／PAL／SECAM等格式的高性能视频解码。在正常工作时，它的功耗仅115 mW，并且具有超小封装(32脚的TQFP)，因此非常适用于便携、批量大、高质量和高性能的视频产品。它可以接收2路复合视频信号(CVBS)或1路S-Video信号。
通过I2C总线设置内部寄存器，可以输出8位4:2:2的ITU-R BT.656信号和8位 4:2:2 的 ITU-R BT.601信号，ITU-R BT.656信号的同步信号嵌在视频数据中，ITU-R BT.601 信号的同步信号分离使用单独的引脚输出。
1.1 I2C 总线介绍
I2C 总线是一种由PHILIP公司开发的两线式串行总线，用于连接微控器及其外围设备，具有简单，有效和廉价等优点，总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持40个组件。I2C总线的另一个优点是，它支持多主控， 其中任何能够进行接收和发送的设备都可以成为主总线。一个主控设备能够控制信号的传输和时钟频率。
I2C 总线是由时钟线SCL和数据线SDA构成的同步串行总线，可以以半双工的方式接收和发送数据。如图2所示，I2C总线在数据传送过程中共有三种类型信号， 它们分别是：开始信号（START）、应答信号(ACK)和结束信号（STOP）。
基于FPGA的图像采集与VGA显示 基于FPGA的图像采集与VGA显示
图2I2C数据传输典型协议
（1）开始信号（START）：当时钟线 SCL 为高电平时，数据线 SDA 由高电平跳变到低电平，开始传送数据。在数据线 SDA 变为低电平后，时钟线 SCL 作为时钟同步信号，每一个时钟周期传输 1bit 数据。
（2）应答信号(ACK)：接收数据的从设备在接收到 8bit 数据后，向发送数据的主控设备发出特定的低电平脉冲，表示已收到数据。主控设备向从设备发出 8bit数据后，等待从设备发出一个应答信号，主控设备接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由此判断为从设备出现故障。
（3）结束信号（STOP）：时钟线 SCL 为高电平时，数据线 SDA 由低电平向高电平跳变，结束传送数据。在传送开始 9 个时钟周期后，时钟线保持高电平，数据线有低电平向高电平跳变。
主控设备向从设备写数据时，典型数据传输需要经过三个阶段：
（1）发送从设备地址，每一个挂载在 I2C 总线的从设备都有一个唯一的地址；
（2）发送子地址，从设备内部有很多个寄存器或者存储单元，要向某个单元写数据，必须给出子地址；
（3）发送用户数据，这部分数据即要写到从设备内部的数据。
1.2 ITU-R BT.656 视频信号
模拟电视存在着许多难以克服的缺陷：多次传输或复制后会形成噪声积累，亮色互扰，行间闪烁，爬行，信号的线性、非线性失真，微分相位和微分增益失真等等，都会使图像质量下降。但这些缺陷大多可通过把模拟信号转变为数字信号来进行处理、存储和传输来解决。为了用数字化处理和传输电视信号，首先要将模拟电视信号数字化，即对电视信号进行抽样、量化和编码。
目前，模拟电视信号数字化主要采用三种制式：NTSC、PAL 和 SECAM，我国大部分地区使用 PAL 制式，美国、欧洲、日本、韩国和东南亚地区主要使用 NTSC制式，俄罗斯则使用 SECAM 制式。我国市场能买到的产品基本都是 PAL 制式的。
为了使三大制式相互兼容，国际电信联盟（ITU）提出了 ITU-R BT.656 视频传输标准，用于对电视信号进行编码。ITU-R BT.656 采用 8/10 位数据串行传输，定时信号内嵌于数据中，不需要同步信号，具体参数见表1所示。
表1 CCIR601标准参数
基于FPGA的图像采集与VGA显示
由于我国主要使用PAL制式，下面针对PAL制式视频格式做具体介绍：
如图3所示，PAL制式视频帧频为 25，每帧包含625行数据，分为奇偶两场，其中23 到311行是偶场有效图像数据行，366到624行是奇场有效图像数据行，剩下的为场消隐行。每一行都内嵌两个定时基准信号：SAV(行有效数据开始信号)和 ENV（行有效数据结束信号），SAV 位于每行视频数据块的开始，ENV位于每行视频数据块的结尾，用于提供场标示、场消隐状态和行消隐状态等信息。
每一行视频数据的结构如图4所示，它包含：4个字节的EAV、280个字节的行消隐数据、4字节的SAV和1440字节的亮度色度信号。其中EAV和SAV都以FF0000三个字节作为前缀，第四个字节XY作为关键字，通过对XY的各位数据进行判断可以提供奇偶场信号 F、场消隐信号V和行消隐信号H等。
基于FPGA的图像采集与VGA显示
图3 ITU-R BT.656 帧格式
基于FPGA的图像采集与VGA显示
图4ITU-R BT.656 每一行数据格式
XY各位数据的含义如表2所示，最高位始终为1；第6位是奇偶场信号F，其中F=1表示奇数场，F=0表示偶数场；第5位表示场消隐信号V，V=1 表示进入场消隐期，V=0表示进入场消隐结束，进入有效视频数据区；第4位表示行消隐信号，H=1表示进入行行消隐期,H=0表示行消隐结束，进入行有效数据区。低四位分别是：P0、P1、P2和P3，它们是辅助的保护信号，由F、V和H计算得到。
表2 XY各位数据含义
基于FPGA的图像采集与VGA显示
2VGA时序分析
VGA是IBM在1987年随PS/2机一起推出的一种视频传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。工业标准中应用较多的有三种分辨率，其具体参数如表3所示。
表3三种分辨率的 VGA 工业标准参数
基于FPGA的图像采集与VGA显示
VGA 标准通过场同步信号 VSYNC 和行同步信号 HSYNC 来同步视频数据，场同步信号VSYNC和行同步信号HSYNC用一个低电平脉冲来表示一场和一行数据的开始。其每一行视频数据和行同步信号 HSYNC 的对应关系如图5所示，场同步信号 VSYNC 同步信号的时序如图6所示。
行同步信号HSYNC在每一行都产生一个低电平脉冲，我们称为行同步脉冲，同步脉冲的前沿与上一行有效图像数据结束以及本行有效图像数据的开始都有一段距离，我们分别称为行同步前肩和行同步后肩。对 640×380分辨率的标准来说，行同步脉冲占据96个像素周期，行同步前肩占据16个像素周期，行同步后肩占据48个像素周期，有效图像数据占据640个像素周期，每一行总共有800个像素周期。
场同步信号VSYNC在每一场都产生一个低电平脉冲，我们称为场同步脉冲，场同步脉冲的前沿与上一场有效图像数据行结束以及本场图像数据行的开始都有一段距离，我们分别称为场同步前肩和场同步后肩。对640×380分辨率的标准来说，场同步脉冲占据2行即 1600个像素周期，场同步前肩占据11行即8800个像素周期，场同步后肩占据32行即25600个像素周期，包含图像数据的行共有480行，每一场总共有525行。对行同步信号HSYNC的上升沿进行计数，经过11行后在HSYNC的上升沿把场同步信号VSYNC 拉低，并持续2行时间，然后在HSYNC的上升沿把VSYNC拉高，再经过32行之后就是包含图像数据的各行数据。
基于FPGA的图像采集与VGA显示
图5每一行视频数据和行同步信号 HSYNC 的对应关系
基于FPGA的图像采集与VGA显示
图6 场同步信号VSYNC的时序 图像采集与显示图像采集与显示图像采集与显示图像采集与显示图像采集与显示图像采集与显示图像采集与显示图像采集与显示 图像采集与显示 图像采集与显示 图像采集与显示 666666666666666666 图像采集与显示 图像采集与显示
页:
[1]
