zxopenfq 发表于 2021-4-13 16:35:52

FIFO接口

FIFO
FIFO是一种存储器件，但是没有地址，一般用来作为数据流缓存，跨时钟域处理位宽转换。
FIFO的数据先进先出（先写入的数据也先被读出），类似于软件数据结构的队列，栈为先进后出，有着标准的接口信号，具体信号定义如下：

信号名        方向        描述
wr_en        in        当该信号为高电平的时候表示往FIFO写入数据
wr_clk        in        异步FIFO的写接口同步时钟，所有的写接口信号都同步与该时种下
Wr_full        out        该信号表示FIFO数据已经写满，同步与wr_clk
Wr_data        in        表示往FIFO写入是数据
wr_num        out        该信号表示已经往FIFO写入的数据个数，同步wr_clk
almost_full        out        该信号一般表示接近满
rd_en        in        当该信号为高电平的时候表示从FIFO读出数据
rd_clk        in        异步FIFO的读接口同步时钟，所有的读接口信号都同步与该时钟下
rd_empy        out        该信号表示FIFO没有数据，同步与rd_clk
rd_data        out        表示FIFO读出的数据，正常晚rd_en一个时钟周期，如果是超前输出则和rd_en对齐
almost_empty        out        表示接近空
rd_num        Out        表示FIFO内部有多少个数据个可以读出，同步与rd_clk

大鹏 发表于 2021-4-13 18:27:04

FIFO接口   

zhangyukun 发表于 2021-4-14 09:58:43

FIFO接口   

dameihuaxia 发表于 2021-4-16 15:40:20

FIFO接口         
页: [1]
查看完整版本: FIFO接口