Verilog HDL 的编译预处理
Verilog HDL语言和C语言一样也提供了编译预处理的功能。“编译预处理”是Verilog HDL编译系统的一个组成部分。Verilog HDL语言允许在程序中使用几种特殊的命令(它们不是一般的语句)。
Verilog HDL编译系统通常先对这些特殊的命令进行“预处理”，然后将预处理的结果和源程序一起
在进行通常的编译处理。
在Verilog HDL语言中，为了和一般的语句相区别，这些预处理命令以符号“ `”开头(注意这个符号
是不同于单引号“ '”的)。这些预处理命令的有效作用范围为定义命令之后到本文件结束或到其它
命令定义替代该命令之处。Verilog HDL提供了以下预编译命令：
`accelerate，`autoexpand_vectornets，`celldefine，`default_nettype，`define，`else，
`endcelldefine，`endif，`endprotect，`endprotected，`expand_vectornets，`ifdef，`include，
`noaccelerate,`noexpand_vectornets ， `noremove_gatenames ， `noremove_netnames ，
`nounconnected_drive ， `protect ， `protecte ， `remove_gatenames ， `remove_netnames ，
`reset,`timescale，`unconnected_drive
在这一小节里只对常用的`define、`include、`timescale进行介绍，其余的请查阅参考书。 Verilog HDL 的编译预处理 Verilog HDL 的编译预处理
页:
[1]
