Verilog HDL 的状态机的基本描述方式
逻辑设计中，状态机的基本描述方式有 3 种，分别是：状态转移图，状态转移列表，HDL 语言描述。
· 状态转移图
状态转移图是状态机描述的最自然的方式。状态转移图经常在设计规划阶段定义逻辑功能
时使用，也可以在分析代码中状态机时使用，通过图形化的方式非常有助于理
解设计意图。
另外值得一提的是目前有一些 EDA 工具支持状态转移图作为逻辑设计的
输入，例如在 StateCAD。在该工具中设计者只要画出状态转移图就可以了，
StateCAD 能自动将状态转移图翻译成 HDL 语言代码，而且翻译出来的代码规
范、可读性较好、可综合、易维护。StateCAD 还能能自动检测状态机的完备
性和正确性，对状态转移图中的冗余状态、自锁状态、歧义转移条件和不完备
状态机等隐含错误都会报警，并协助设计者更正错误。最后 StateCAD 会自动
生成设计的测试激励，并调用仿真程序，验证状态机的正确性，这个测试激励
甚至可在后仿真中使用。总之，StateCAD 提供了状态机的输入、翻译、检
测、优化和测试等一条龙的服务，使状态机的设计变得安全、可靠、快速、便
捷。这类自动转换状态转移图为 HDL 源代码的工具对设计、分析一些规模较
小的状态机非常有效，但是由于自动反应的代码过于程式化，效率不是最高，
所以对于较大规模的逻辑设计，一般还是推荐使用 HDL 语言之间描述。
· 状态转移列表
状态转移列表是用列表的方式描述状态机，是数字逻辑电路常用的设计方
法之一，经常被用于对状态化简，对于可编程逻辑设计，由于可用逻辑资源比
较丰富，而且状态编码要考虑设计的稳定性，安全性等因素，所以并不经常使
用状态转移列表优化状态。
· HDL 语言描述状态机
使用 HDL 语言描述状态机是本章讨论的重点，使用 HDL 语言描述状态机
有一定的灵活性，但是决不是天马行空，而是有章可循的。通过一些规范的描
述方法，可以使 HDL 语言描述的状态机更安全、稳定、高效、易于维护。 Verilog HDL 的状态机的基本描述方式 Verilog HDL 的状态机的基本描述方式 Verilog HDL 的状态机的基本描述方式
页:
[1]
