dameihuaxia 发表于 2021-7-13 15:40:42

FPGA的时钟质量对设计的影响



dameihuaxia 发表于 2021-7-13 15:41:48

XILINX_时序约束使用指南中文
http://www.fpgaw.com/forum.php?mod=viewthread&tid=136224&fromuid=58166
(出处: fpga论坛|fpga设计论坛)

zhangyukun 发表于 2021-7-14 09:28:59

FPGA的时钟质量对设计的影响

dameihuaxia 发表于 2021-7-16 12:57:51

关于亚稳定性问题的讨论
http://www.fpgaw.com/forum.php?mod=viewthread&tid=136254&fromuid=58166
(出处: fpga论坛|fpga设计论坛)

dameihuaxia 发表于 2021-7-28 14:46:27

Verilog_实现任意占空比、任意分频的方法
http://www.fpgaw.com/forum.php?mod=viewthread&tid=136253&fromuid=58166
(出处: fpga论坛|fpga设计论坛)

LYF 发表于 2021-7-29 08:59:53

FPGA的时钟质量对设计的影响

dameihuaxia 发表于 2021-7-29 14:52:18

ISE中FPGA的实现流程
http://www.fpgaw.com/forum.php?mod=viewthread&tid=136233&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页: [1]
查看完整版本: FPGA的时钟质量对设计的影响