fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 请问一下赛灵思的FPGA在没有外部时钟输入的情况下可以进行主动串行配置吗?
IPO
发表于 2011-8-11 19:55:29
请问一下赛灵思的FPGA在没有外部时钟输入的情况下可以进行主动串行配置吗?
请问一下赛灵思的FPGA在没有外部时钟输入的情况下可以进行主动串行配置吗?
页:
[1]
查看完整版本:
请问一下赛灵思的FPGA在没有外部时钟输入的情况下可以进行主动串行配置吗?