论坛 › FPGA资料下载 › Verilog HDL设计建模

Python0291 发表于 2021-9-18 16:07:47

FPGA分频设计实验资料

Python0291 发表于 2021-9-22 09:55:38

字符状态机的设计思想

Python0291 发表于 2021-9-23 16:39:47

FPGA分频设计实验资料 [复制链接]

dameihuaxia 发表于 2021-9-24 15:10:57

数字电路设计与Verilog hdl
http://www.fpgaw.com/forum.php?mod=viewthread&tid=136372&fromuid=58166
(出处: fpga论坛|fpga设计论坛)

Python0291 发表于 2021-9-24 16:11:25

IIC实验工程案例 [:)

dameihuaxia 发表于 2021-9-25 14:45:33

用FPGA实现的步进电机控制系统
http://www.fpgaw.com/forum.php?mod=viewthread&tid=137012&fromuid=58166
(出处: fpga论坛|fpga设计论坛)

Python0291 发表于 2021-9-25 15:49:29

IIC实验工程案例:):):)

Python0291 发表于 2021-9-27 13:53:29

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

dameihuaxia 发表于 2021-9-27 14:15:29

Verilog HDL设计建模

Python0291 发表于 2021-9-29 15:05:40

IIC实验工程案例

查看完整版本: Verilog HDL设计建模