fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 请问vivado怎么做寄存器到寄存器之间的约束
ccs
发表于 2021-8-2 20:39:47
请问vivado怎么做寄存器到寄存器之间的约束
请问vivado怎么做寄存器到寄存器之间的约束,我的一个设计是一个寄存器直接去读另外一个寄存器,但是综合过后发现vivado的布线路径很长导致了时序违规了,我想通过设置寄存器与寄存器之间的约束让vivado不要把布线路径弄得那么长
页:
[1]
查看完整版本:
请问vivado怎么做寄存器到寄存器之间的约束