论坛 › FPGA技术交流 › FPGA 设计中的时序分析

jiaofang 发表于 2011-8-18 23:57:50

FPGA 设计中的时序分析

在FPGA的外部接口和其它器件进行连接的时候，IO管教的时序约束应该怎样做呢？具体是怎样运算！ 谢谢！

liujilei311 发表于 2011-8-19 10:19:21

建议你找一本fpga设计的书学习一下！！！！！！！！！

jiaofang 发表于 2011-8-20 15:26:14

呵呵，谢了，目前正在进行中，不过好像很多东西还是概念性的，就是不知道具体应该怎样实现？

liujilei311 发表于 2011-8-22 08:22:09

边学边练，这样会学的比较实际一些，能够及时发现自己存在的问题！！！！！！！！

查看完整版本: FPGA 设计中的时序分析