zhangyukun 发表于 2021-11-2 17:18:47

USB2.0的IP核（详细verilog源码和文档）.rar

USB2.0的IP核（详细verilog源码和文档）.rar

yzwbb_2021 发表于 2021-11-6 21:05:55

感谢分享 :):):):):)

dameihuaxia 发表于 2021-11-8 13:24:42

华为_静态时序分析与逻辑设计
http://www.fpgaw.com/forum.php?mod=viewthread&tid=137364&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页: [1]
查看完整版本: USB2.0的IP核（详细verilog源码和文档）.rar