dameihuaxia 发表于 2021-11-14 13:16:00

Verilog HDL设计练习



LYF 发表于 2021-11-14 17:26:10

Verilog HDL设计练习

dameihuaxia 发表于 2021-11-15 14:33:35

综合与时序分析的设计约束_.zip
http://www.fpgaw.com/forum.php?mod=viewthread&tid=137398&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页: [1]
查看完整版本: Verilog HDL设计练习