fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 一个时钟域知道另一个时钟的上升沿下降沿应该怎么办,可以直接用时钟信号吗
ccs
发表于 2022-1-16 08:23:38
一个时钟域知道另一个时钟的上升沿下降沿应该怎么办,可以直接用时钟信号吗
我想在一个时钟域知道另一个时钟的上升沿下降沿应该怎么办,可以直接用时钟信号吗,大佬们指点一下
lihongkun16
发表于 2022-1-16 09:33:19
高时钟可以检测低时钟的上升沿或下降沿的变化,直接边沿检测就行。
zxopenhl
发表于 2022-1-16 17:11:20
?????????
页:
[1]
查看完整版本:
一个时钟域知道另一个时钟的上升沿下降沿应该怎么办,可以直接用时钟信号吗