ChenDongKui 发表于 2012-3-28 14:22:11

刚刚有点手误；
则&out的展开式为out&out&out&out=1'b0；

应写为
则&out的展开式为out&out&out&out；
页: 1 [2]
查看完整版本: verilog中的这个操作时什么意思？