zxopenhl 发表于 2022-5-26 16:53:41

如何写好状态机_Verilog_CH06_FSM

如何写好状态机_Verilog_CH06_FSM

LYF 发表于 2022-5-26 17:33:25

如何写好状态机_Verilog_CH06_FSM
http://www.fpgaw.com/forum.php?mod=viewthread&tid=139065&fromuid=59610
(出处: fpga论坛|fpga设计论坛)

dameihuaxia 发表于 2022-5-27 14:21:41

PLD与AVR总线通信接口VHDL设计与实现.pdf
http://www.fpgaw.com/forum.php?mod=viewthread&tid=139062&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页: [1]
查看完整版本: 如何写好状态机_Verilog_CH06_FSM