求助CPLD或FPGA控制ADC0809的verilog程序
帮忙编一个CPLD控制ADC0809的verilog程序，查了许多网上资料，网上的看不明白一．ADC0809是一种8路模拟输入8路数字输出的逐次比较型A/D转换器，ADC0809转换时间为128 μs
○1.IN7～IN0：模拟量输入通道。ADC0809对输入模拟量的要求主要有：信号单极性，电压范围0～5 V，若信号过小还需进行放大。另外，在A/D转换过程中，模拟量输入的值不应变化太快，因此，对变化速度快的模拟量，在输入前应增加采样保持电路。
○2.ADDA、ADDB、ADDC：地址线。ADDA为低位地址，ADDC为高位地址，用于对模拟通道进行选择。
○3.EOC：转换结束状态信号。EOC=0，正在进行转换；EOC=1，转换结束。该状态信号既可作为查询的状态标志，又可以作为中断请求信号使用
○4.CLOCK：时钟信号。ADC0809的内部没有时钟电路，所需时钟信号由外界提供，因此有时钟信号引脚。通常使用频率为500kHz的时钟信号。
○5.START：转换启动信号。START上跳沿时，所有内部寄存器清0；START下跳沿时，开始进行A/D转换；在A/D转换期间，START应保持低电平。
○6.D7~D0：数据输出线。其为三态缓冲输出形式，可以和CPLC/FPGA的数据线直接相连。
○7.OE：输出允许信号。其用于控制三态输出锁存器向CPLC/FPGA输出转换得到的数据。OE=0，输出数据线呈高电阻；OE=1，输出转换得到的数据
○8.ALE：地址锁存允许信号。在对应ALE上跳沿，ADDA、ADDB、ADDC地址状态送入地址锁存器中。
备注：
A/D转换后得到的是数字量的数据，这些数据应传送给CPLC/FPGA进行处理。数据传送的关键问题是如何确认A/D转换完成，因为只有确认数据转换完成后，才能进行传送。为此，可采用下述三种方式。
1) 定时传送方式
2) 查询方式
3) 中断方式 先在这里谢谢大家， 6666666666666666
页:
[1]
