FPGA问答6
本帖最后由 zxopenljx 于 2022-9-20 16:39 编辑Q：请教各位，调用modelsim报这个空的错误是什么原因呢？quartus13.0 图四
A：你打开这个文件里面有错误信息
Q：哦，看到了，原来modelsim不能仿真原理图描述的模块呀，谢谢！
Q：各位大佬 ，手册里的时序图，那些灰色的代表是也是有数据吗？还是Hready翻转时的无效数据 图一
A：阴影表示无效数据
Q：大佬们，你们在给复旦微片子大补丁有没有综合不过，遇到这种情况啊？图二 ip核都复位了
A：图三 这里设置没
Q：我已经设置这里了还是不行
A：ip核的模式要都设置成ooc模式
A：补丁打好了，你看xdc文件有没有那个专属标志
Q：请教大家一个小问题，ps 拉高 arrvalid 之后，超过一段时间后，它自己没发出ravlid，是不是会把cpu搞挂？
Q：有没有大佬遇到这种问题。代码下板子抓数据发现，异步fifo读出的数据有时候会错1个bit；比如说ba写入，读出来变成aa？
A：位宽和深度多少？
Q：16，8192；100m跨200m
A：用的lut还是bram？ 本帖最后由 zxopenljx 于 2022-9-20 16:40 编辑
盖楼 FPGA问答6 FPGA问答6
页:
[1]
