fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› synplify的综合结果:时间报告的问题
chinalll
发表于 2011-9-12 09:56:51
synplify的综合结果:时间报告的问题
这个为我的综合的时间报告。这里的system时钟是指的什么时钟,我在程序里用的是名字为clk的时钟,这里怎么会又出现一个system呢,怎么可以提高其频率呢?
页:
[1]
查看完整版本:
synplify的综合结果:时间报告的问题