Normalizer.fw 发表于 2011-9-20 15:37:44

EP2C8Q208的PLL问题，使用至芯开发板

综合了一个模块，需要用一个150MHz的局部时钟脉冲，用的是EP2C8Q208芯片，至芯的开发板。
至芯开发板上的CLK0和CLK4直接接入了50MHz的晶振，有没有办法在内部用芯片自己的PLL把50MHz倍频上去，倍到150MHz，需要怎么设置？
altera的官方英文资料比较繁复，看了半天都没整明白，求高人帮帮忙，谢谢了啊！

fpgaw 发表于 2011-9-20 16:00:45

这个照着设置弄就好了吧
那个IP的不是一个图形界面么？

Normalizer.fw 发表于 2011-9-20 17:21:10

本帖最后由 Normalizer.fw 于 2011-9-20 22:36 编辑

就是结构概念繁复了点，再慢慢摸索吧

Normalizer.fw 发表于 2011-9-20 22:44:44

本帖最后由 Normalizer.fw 于 2011-9-20 23:43 编辑

骏龙什么时候能把cyclone二代的官方英文文档翻译一下就好了，看英文忒没效率

pengdan0905 发表于 2011-9-21 10:17:01

不是直接在PLL模块中选择倍频3倍就可以了吗

Normalizer.fw 发表于 2011-9-21 22:09:06

搞定，谢了各位
页: [1]
查看完整版本: EP2C8Q208的PLL问题，使用至芯开发板