renxing12345 发表于 2012-6-19 16:25 http://www.fpgaw.com/images/common/back.gif
关键问题是您必须认真阅读这个千兆以太网接口宏组件的说明书,通过RTL仿真和布局布线后仿真了解这个接口支持千兆以太网通信到其通信协议的哪一层。在此基础上才有可能考虑您的设计任务如何安排,是否需要处理器?是否要用标准的操作系统来做通信的上层软件? 还是不用操作系统,直接取用来自千兆以太网信息包中的数据? 因为我没有承担过类似项目,所以没有发言权,只能提供一些原则性的建议而已。 回复 342# 夏宇闻
谢谢您夏老师,我会从IP核使用说明看起,再仿真IP核的功能,要是有结果了再和您说,再次感谢您的回复! 问您个问题,怎么把一个输入存到memory型的变量中呢?
input data;
reg mema;
怎么把data的数存进mema里呢? 问您个问题,怎么把一个输入存到memory型的变量中呢?
input data;
reg mema;
怎么 ...
zzz 发表于 2012-7-28 06:56 http://www.fpgaw.com/images/common/back.gif
可以在initial块中用阻塞赋值语句对RAM元素赋值。RAM元素个数多可用循环语句。无论RAM有多少个元素,均可以在仿真0时刻结束时,同时将它们初始化。当然这样的写法是对测试模块而言的。 夏老师您好,我是BUAA的一名学生,我现在在做一个verilog模块,大模块top总输入为a,b,输出为c.d。大模块top里包含几个小计算模块,现在用第一个小模块的输入a,b,经过几个连线小计算模块最后计算出c,d,现在想把输出c,d的数据再赋给总的输入a,b,好进行下一个周期调用top的新输入,对top模块进行循环计算,请问这个输出结果c,d再赋给输入a,b用于下一个周期的输入,是要先将c,d 的值放进存储器再取出来给a,b吧?我初学,倒腾不太清楚,还请您指点一下这个存储器怎么弄,最好能给个简单的模块例子,还有就是怎样利用并行思想进行循环调用top大模块的方法,谢谢您! 本帖最后由 夏宇闻 于 2012-8-16 18:05 编辑
夏老师您好,我是BUAA的一名学生,我现在在做一个verilog模块,大模块top总输入为a,b,输出为c.d。大模块top ...
gpping2010 发表于 2012-8-3 11:22 http://www.fpgaw.com/images/common/back.gif
用寄存器保存中间结果返回到输入进行下一次迭代,必须设计一个状态机控制数据的流动。最后的计算结果可以保存到RAM或任何需要该运算结果的地方,这种数据流动需要控制信号和数据通路的配合,也是靠状态机实现的。 回复 347# 夏宇闻
谢谢夏老师的指点! 夏老师:问个很菜的问题16位的nor flash启动,启动代码是不是需要用thumb指令写?
启动代码是不是需要用thumb指令写?
本帖最后由 fpgaw 于 2013-2-18 06:32 编辑启动代码是不是需要用thumb指令写?