论坛 › FPGA技术交流 › 求高手补全下面的程序， 并说明程序完成的功能。 感激不尽！

xiong7700 发表于 2011-9-28 02:29:30

求高手补全下面的程序， 并说明程序完成的功能。 感激不尽！

本帖最后由 xiong7700 于 2011-9-28 02:32 编辑

library ieee;
use ieee.std_logic_1164.all;
entity inverter is
????????????????????????????
            y : out std_logic);
???????????????????????????
architecture inverter_1 of inverter is
begin
                     y< =not a;
end inverter_1;               
                     本程序实现什么功能？有会填的请帮帮我。

至芯_雷老师 发表于 2011-10-7 17:49:32

求a的反，所以是一个输入为a的非门。

caoshang_fei 发表于 2012-1-11 15:29:03

a:in std_logic 功能就是取反呗

caoshang_fei 发表于 2012-1-11 15:29:33

a是标准输入逻辑向量

查看完整版本: 求高手补全下面的程序， 并说明程序完成的功能。 感激不尽！