论坛 › FPGA资料下载 › 求高手补全下面的程序， 并说明程序完成的功能。 感激不尽！

xiong7700 发表于 2011-9-28 02:30:26

求高手补全下面的程序， 并说明程序完成的功能。 感激不尽！

library ieee;
use ieee.std_logic_1164.all;
entity inverter is
????????????????????????????
            y : out std_logic);
???????????????????????????
architecture inverter_1 of inverter is
begin
                     y< =not a;
end inverter_1;               
                     本程序实现什么功能？有会填的请帮帮我。

liuxiang900816 发表于 2011-10-20 21:15:17

不是高手拉拉··· 刚刚学习这个的 de `
library ieee;
use ieee.std_logic_1164.all;
entity inverter is
port(   x: in std_logic;
            y : out std_logic);
end inverter;
architecture inverter_1 of inverter is
begin
                     y< =not a;
end inverter_1;

fpga_feixiang 发表于 2022-2-13 16:42:58

6666666666666666

查看完整版本: 求高手补全下面的程序， 并说明程序完成的功能。 感激不尽！