状态机的简易RISC-CPU设计
状态机的简易RISC-CPU设计 基于Virtex4 FPGA的低功耗http://www.fpgaw.com/forum.php?mod=viewthread&tid=67450&fromuid=58166
(出处: 集成电路技术分享)
Verilog中同步复位和异步复位比较
http://www.fpgaw.com/forum.php?mod=viewthread&tid=142905&fromuid=58166
(出处: 集成电路技术分享)
页:
[1]