基于FPGA的数字秒表的VHDL设计
基于FPGA的数字秒表的VHDL设计 基于FPGA的数字秒表的VHDL设计http://www.fpgaw.com/forum.php?mod=viewthread&tid=143609&fromuid=59831
(出处: 集成电路技术分享)
一种改进的全数字锁相环设计
http://www.fpgaw.com/forum.php?mod=viewthread&tid=457&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页:
[1]
