14730497 发表于 2011-10-24 17:52:20

FPGA中什么时候要用到时钟 求解答

最近看了一些例子对一些东西不是很了解什么时候要接入时钟 clk （假如50M）   什么时候不要加入时钟   希望大神帮帮忙

yun 发表于 2011-10-27 20:14:30

回复 1# 14730497


    FPGA中的时钟就好像是人的心脏，每一款FPGA都应该有时钟作为驱动源，一般来说，在时序电路中必须要有时钟，组合逻辑电路有时可以不用时钟
页: [1]
查看完整版本: FPGA中什么时候要用到时钟 求解答