kaixglg 发表于 2011-10-25 19:43:24

verilog能生成电路图吗

verilog能生成电路图吗verilog能生成电路图吗verilog能生成电路图吗verilog能生成电路图吗verilog能生成电路图吗

xingfeng_ 发表于 2011-12-16 10:37:13

哥们，你问的太外行了吧，生成电路图是EDA工具做的，要看你用什么工具啊

白开水的噩梦 发表于 2011-12-26 14:17:56

可以生成逻辑图或者框图电路要自己设计的呀

wzichen 发表于 2012-3-5 22:50:24

可以查看RTF图,电路图估计是不能.呵呵
页: [1]
查看完整版本: verilog能生成电路图吗