fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 求指导
北京小鸡
发表于 2011-11-9 23:48:25
求指导
哪位大神帮帮小弟。要求设计一个电路,每过一段时间输入一个脉冲信号,如果两次脉冲之间经过奇数个时钟脉冲,则将输出自动调节为偶数个时钟脉冲之后再输出下一次脉冲。如果两次输入脉冲之间的时钟脉冲为偶数个,则无延迟的输出。该怎么设计一个可综合电路,哪位大神知道指导一下啊。
页:
[1]
查看完整版本:
求指导